EA060 - PROJETO E ANÁLISE DE CIRCUITOS DIGITAIS

 

 

OF

T

P

L

S

SL

C

6 4 0 0 4 4 4
Período de Oferecimento da Disciplina, segundo a convenção:
1 - Primeiro Período Letivo
2 - Segundo Período Letivo
5 - Ambos os Semestres Letivos.
6 - A Critério da Unidade
Horas-aula Semanais de Teoria Horas-aula Semanais de Prática Horas-aula Semanais de Laboratório Horas-aula Semanais Horas-aula Semanais em Sala Crédito da Disciplina, Relativo a um período letivo de quinze semanas

 

Pré Requisitos EA772 MC102/AL001 MC102
 

        

Ementa

Lógica Combinacional: algoritmos de simplificação e introdução a projetos com auxílio de computadores, síntese de circuitos em dispositivos lógicos programáveis (PLD). Lógica Seqüencial: máquinas síncronas e assíncronas, algoritmos de simplificação e síntese de circuitos seqüenciais. Metodologia de Projeto Digital: níveis de projeto, análise de circuitos, simulação, linguagens de descrição de hardware e introdução a testabilidade de circuitos.

 

Ementa Detalhada

1. Lógica Combinacional: (Revisão) 1.1. Postulados e teoremas da álgebra booleana - forma canônica 1.2. Simplificação de funções 1.2.1. Implicantes primos 1.2.2. Determinação de implicantes primos (Quine-McCluskey) 1.2.3. Carta de implicantes primos 1.2.4. Mínimo - uso de programa. 1.3. Projeto de Lógica Combinacional 1.3.1. TTL - CMOS - ILD 1.3.2. Tecnologias PLD 1.3.3. PROM, PLA, PAL 1.3.4. PAL 16L8 1.3.5. PALASM, ABEL, AMAZE, PALASM II 2. Lógica Seqüencial: (Revisão) 2.1. Tabela de estado 2.2. Designação de estados 2.3. O modelo de estados-finito (definições básicas) 2.4. Máquinas seqüenciais síncronas 2.4.1. Especificação do comportamento da máquina 2.4.2. TABELA E LÓGICO - uso dos programas 2.4.3. Elementos da memória: FF tipo T, D; RS, JK; PAL 16R8 2.4.4. Síntese de circuitos seqüenciais síncronos: detector de seqüência; contador binário; projeto envolvendo PAL 2.5. Minimização e transformações de máquinas seqüenciais 2.6. O modelo de estados-finitos (mais definições) 2.7. Transformações E/S 2.8. Capacidade e limitações de MEF 2.9. Equivalência de estados e minimização 2.10. Simplificação de máquinas com especificação incompleta 2.11. Circuitos seqüenciais assíncronos. 2.11.1. Circuito no modo fundamental 2.11.2. Síntese: tabela de fluxo; redução da tabela de fluxo; especificando a saída; tabela de excitação e de saída; designação de estados em circuitos seqüenciais assíncronos, Races and Cycles. 2.12. Projetos de circuitos seqüenciais usando PAL. 3. Metodologia de Projeto Digital: 3.1. Conceituação 3.2. Níveis de projeto digital 3.3. Introdução a métodos de validação de projeto digital 3.4. Simulação: HILO, projetos descritos em HDL-HILO 3.5 Linguagens de descrição de Hardware 3.6. Verificação formal 3.7. Introdução a testabilidade 3.7.1. Modelagem e simulação de falhas 3.7.2. Geração de testes 3.7.3. Projeto visando testabilidade 3.8. Exemplo de projeto de grande porte 3.9. Exemplo de projeto de microeletrônica.

 

Bibliografia

McKHUSKEY,E.J. Logic Design Principles - With Emphasis on Testable Semic. Circuits. Prentice Hall, 1986. KOHAVI,Z. Switching and Finite Automata Theory. McGraw Hill Publishing Company LTD. WAGNER,F.R. e outros. Métodos de Validação de Sistemas Digitais. VI Escola de Computação, Campinas-SP, 1988. Periódicos: Byte, Eletronics, EDN, Eletronic Design. Manuais: PAL Device Handbook - MMI

   
Professor(es) Responsáve(l/is) pela Atualização 25/01/2007