EA772 - CIRCUITOS LÓGICOS

Obrigatória

 

OF

T

P

L

S

SL

C

5 4 0 0 4 4 4
Período de Oferecimento da Disciplina, segundo a convenção:
1 - Primeiro Período Letivo
2 - Segundo Período Letivo
5 - Ambos os Semestres Letivos.
6 - A Critério da Unidade
Horas-aula Semanais de Teoria Horas-aula Semanais de Prática Horas-aula Semanais de Laboratório Horas-aula Semanais Horas-aula Semanais em Sala Crédito da Disciplina, Relativo a um período letivo de quinze semanas

 

Pré Requisitos Não há.
 

        

Ementa

Conceitos lógicos. Circuitos básicos. Minimização de funções Booleanas. Sistemas de numeração. Aritmética binária. Códigos. Circuitos a contatos. Síntese de circuitos combinacionais. Circuitos de memória. Circuitos sequenciais. Projeto de circuitos sequenciais. Considerações sobre a velocidade de operação dos circuitos digitais.

 

Ementa Detalhada

1- Álgebra de Boole: Postulados. Teoremas fundamentais, entre outros: Lei da Idempotência, Lei da Involução, Lei da Absorção e Lei De Morgan.

2- Especificação de circuitos combinacionais: Definição de circuitos combinacionais. Especificação de alto nível. Especificação binária. Representação de caracteres: código ASCII e EBCDIC. Representação de números inteiros positivos: sistema de numeração; código BCD, código Gray, código Excesso-3; código 2421 e código 2-entre-5. Especificação binária de sistemas combinacionais: Expressões e portas lógicas (OR, NOR, AND, NAND, NOT, XOR e XNOR).

3- Características e capacidade de circuitos integrados: Conceituação de circuito integrado. Representação de variáveis binárias. Estrutura e operação de portas CMOS. Chaves do tipo n e do tipo p. Portas NOR, NAND, NOR. Atraso de propagação. Margem de Ruído. Circuitos com saída tri-state.

4- Análise de circuitos combinacionais: Definição de redes de portas. Descrição e caracterização de redes de portas lógicas. Projeto de circuitos combinacionais: Redes mínimas de dois níveis. Minimização de soma de produtos e produtos de somas. Mapas de Karnaugh. Método de Quine McCluskey.

5- Especificação de circuitos sequenciais: Definição de circuitos sequenciais. Caracterização dos circuitos sequenciais síncronos e assíncronos. Descrição de estados e máquinas de estados finitos. Função de transição de estado. Diagrama de estados. Especificação binária de circuitos sequenciais. Análise de circuitos sequencias: Comportamento temporal de máquinas de estados finitos.

7- Projeto de circuitos sequenciais: Registrador de Estado. Células binárias: Latch D, Flip-Flops D, SR, JK, T. Flip-Flop sensível a nível. Flip-Flop sensível a borda de subida e de descida. Parâmetros temporais das células binárias e dos circuitos sequencias: tempo de setup, tempo de hold, atraso de propagação e frequência máxima de operação. Implementação de máquinas de estados finitos. Máquina de Mealy. Máquina de Moore. Equivalência de sistemas sequencias. Procedimento para minimização de estados.

8- Circuitos aritméticos: Meio somador. Somador total. Somador com transporte propagado (carry-ripple). Somador com transporte antecipado (carry-lookahead). Representação de números inteiros negativos. Representação sinal e magnitude. Complemento de um. Complemento de 2. Unidade aritmética e lógica.

9- Módulos-padrão combinacionais e sequencias: Codificadores, Decodificadores, Multiplexadores. Demultiplexadores. Registradores. Registradores de deslocamento. Contadores.

 

Bibliografia

BONATTI,I. & MADUREIRA,M. Introdução à Análise e Síntese de Circuitos Lógicos Editora UNICAMP. KOHAVI.Z. Switching and Finite Automata Theory. TAUB,H. Digital Circuits and Micro Processors. YANO,I.; CAMILO,D.; YABU?UTI,J.B.T. Circuitos Lógicos: Teoria e Laboratório. KLIR,G.J. Methodology of Switching Circuits D.Van Nostrand Co. HILL,F.J.; PETERSON,G.R. Switching Theory and Logical Design J.Wiley. PEATMAN,J.B. The Design of Digital Ssystems McGraw Hill. ABDALA,A.M. Principles of Digital Computer Design Vol.I, Prentice Hall. BARTEE.T.C. Digital Computer Fundamentals McGraw Hill MAINADIER,J.P. Structure e Fonctionnement des Ordinateurs Larrouse.

   
Professor(es) Responsáve(l/is) pela Atualização 26/03/2009