

Turma: _____ Data: _____ Grupo: _____

RA: _____ Nome: _____

RA: _____ Nome: _____

Experiência 3: Projeto de Detetor de Seqüências

Objetivo: Implementação de um detetor de seqüências na PLD da Altera.

Observação: crie um diretório para a experiência 3, no subdiretório de seu grupo, no microcomputador da bancada correspondente ao seu grupo. As tarefas previstas na experiência 3, exceto a gravação da PLD e os testes de bancada, devem ser feitas previamente, e apresentadas no início desta aula (junto com a pasta do grupo) contendo no mínimo: o diagrama elétrico-lógico e a simulação.

1 Gerador Pseudo-Aleatório

Implemente um gerador pseudo-aleatório, auto-inicializável, com o polinômio $1 + D + D^6 + D^7 + D^8$. Crie um componente (`create default symbol`) com o nome GPA, tendo como entradas o `clock` e o `clear` e como saídas as 8 saídas dos `flip-flops`. Sugestão: use o 74164.

Visto:	Data:
--------	-------

2 Divisor de freqüência

A placa da Altera possui um oscilador a cristal de 25175 kHz.


Para obter um `clock` de aproximadamente 1.5 Hz implemente um divisor de freqüência. Sugestão: use 6 `freqdiv`.

Crie um componente (`create default symbol`) com o nome Divisor, cujas entradas são o `clock` global e um `enable` G, e a saída é o `clock` de 1.5 Hz.

Visto:	Data:
--------	-------

3 Detetor de Seqüências: $abcd(\text{com}) = abcd(\text{sem}) =$

O GPA e o divisor de freqüência são utilizados na montagem do detetor de seqüências, conforme mostra a figura abaixo. A entrada PB representa um dos *Push-Buttons* da placa da Altera.



Usando máquina de Moore (circuito síncrono cuja saída depende apenas do estado interno, isto é, dos *flip-flops*, não dependendo das entradas) projete um detetor para as seqüências `abcd` especificadas na experiência 2 (saídas iguais a 1 quando as seqüências ocorrerem). Na seqüência `abcd`, o *bit a* é o que ocorre primeiro no tempo.

Um bloco faz a detecção com sobreposição (COM), e o outro bloco faz a detecção sem sobreposição (SEM). Escolha a alocação de estados livremente.

Uma vez feito o projeto, analise a possível ocorrência de *dead-locks* (estados não-especificados formando um ciclo a parte, que não transitam para o ciclo projetado), refazendo o projeto se necessário.

O gerador pseudo-aleatório deve receber `ck` e a máquina de estado deve receber `ck` negado. Faça simulações para validar o projeto, preparando os testes experimentais a serem feitos no laboratório.

Para a visualização do funcionamento do circuito, defina como saídas (*leds*) no mínimo os sinais: `ck`, os quatro *bits* do GPA que contêm a seqüência processada e as saídas dos blocos COM e SEM.

Nas simulações, use um Divisor com apenas um `freqdiv`. No teste de laboratório (gravação do *microchip*), defina o `clock` como variável global e utilize o Divisor projetado no item 2.

Obs.: Só são permitidas soluções síncronas. O SET e o CLEAR dos *flip-flops* não podem ser acionados.

Visto:	Data:
--------	-------